

位相同期回路における外部・自己インジェクションの解析およびジッタ性能比較

大阪工業大学大学院 工学研究科 電気電子・機械工学専攻
高周波回路工学研究室 岡藤 達也

(C03)

1. 背景・目的

近年通信の高速化に伴い精度の良い高周波クロックが必要

注入同期(インジェクション)技術

外部INJ

DLL回路を用いて高速クロックを生成し、印加することで帯域の拡大を確認した。(外部インジェクション)

自己INJ

干渉ノイズ解析による、ジッタ低減を確認。インジェクションとの関連性が考えられる。(自己インジェクション)

今回

出カクロックからパルスを作成する自己インジェクションを追加し、外部・自己同時注入できる機構を実装して外部・自己インジェクションと比較した。

2. インジェクションロックPLL理論

外部インジェクション

アドラー方程式により外部インジェクションモデルを示す[1]




図1 外部INJ線形モデル θ_1 : 外部INJ位相シフト

$$\frac{\phi_{IN}}{\phi_{OUT}} = \frac{K_{PD} \cdot K_{LPF}(s) \cdot \frac{K_{VCO}}{s} + \frac{\omega_L \cos(\theta_{OUT} - \theta_1)}{s}}{1 + K_{PD} \cdot K_{LPF}(s) \cdot \frac{K_{VCO}}{s} + \frac{\omega_L \cos(\theta_{OUT} - \theta_1)}{s}}$$

$$PLL BW = K_{PD} \cdot K_{LPF}(\infty) \cdot K_{VCO} + \frac{\omega_L \cos(\theta_{OUT} - \theta_1)}{s}$$

位相タイミングによりPLLの帯域に依存する




図2 外部INJ線形モデルシミュレーション

◆ 図2に外部INJ位相変化時の入出力伝達特性を示す。正帰還時はピークを持ち帯域が縮小。負帰還の時は帯域が拡大している。これより負帰還時のインジェクションが低周波ノイズ抑制を強化することが分かる。

3. チップ全体ブロック構成




図5 LC, Ring回路全体ブロック図

- ◆ 出力周波数: 5GHz
- ◆ DLLでREFCLKを16通倍注入信号として使用
- ◆ Delayで注入タイミング調節
- ◆ 入力回路では印加強度を調節し、VCOに注入
- ◆ 外部・自己インジェクションを同時に印加する構成
- ◆ ロック検出信号を用い、ロック後に注入印加
- ◆ VCOに4段差動Ring型構成

自己インジェクション

干渉ノイズモデルを元に自己インジェクションモデルを示す[2]




図3 自己INJ線形モデル
 H_n : ノイズ経路伝達関数
 θ_2 : ノイズ位相シフト
 C_n : ノイズ感度強度

◆ 干渉ノイズモデルはISF関数を用いてモデル化を行っている。これをPLLの出力に接続し帰還させることで自己インジェクションモデルになる。

$$\frac{\phi_{IN}}{\phi_{OUT}} = \frac{K_{PD} \cdot K_{LPF}(s) \cdot \frac{K_{VCO}}{s}}{1 + K_{PD} \cdot K_{LPF}(s) \cdot \frac{K_{VCO}}{s} + \frac{H_n C_n \sin(\theta_{OUT} - \theta_2)}{2s}}$$

位相タイミングによりPLLの帯域に依存する




図4 自己INJ線形モデルシミュレーション

◆ 図4に自己INJ位相変化時の入出力伝達特性を示す。正帰還時はピークを持ち負帰還の時はピークを抑える。これより負帰還時のインジェクションが低周波ノイズ抑制を強化することが分かる。

4. 測定結果

外部インジェクション




図6 外部INJジッタ遅延特性

- ◆ 5GHzの1周期にあたる約200psでジッタ減とロック外れを確認
- ◆ 低ジッタ時の帯域測定し、帯域拡大とピーク抑制を確認
- ⇒ 線形モデルシミュレーションと振る舞いが一致




図7 外部INJ帯域特性

自己インジェクション




図8 外部INJジッタ遅延特性

- ◆ 5GHzの1周期にあたる200psでジッタ増減確認
- ◆ ジッタ大のところでは帯域がピークを持ち、ジッタ小のところではピークが抑制
- ⇒ 線形モデルシミュレーションと振る舞いが一致




図9 自己INJ帯域特性

外部・自己インジェクション比較




図10 外部・自己IN低ジッタ帯域特性比較

インジェクションなしPLLジッタ: PLLジッタ(6.8ps)

- ◆ 外部インジェクション
低ジッタ: 2.00ps ⇒ PLLジッタより低(70%減)
高ジッタ: **ロック外れ**
- ◆ 自己インジェクション
低ジッタ: 3.72ps ⇒ PLLジッタより低(45%減)
高ジッタ: 14.9ps ⇒ PLLジッタより高

外部・自己共に同じ強度、同じ構成で印加しているにもかかわらず外部はロックが外れ
⇒ 外部は自己よりも与える影響が大き

5. まとめ

外部・自己INJ線形モデル解析

- ◆ 外部INJでは帯域の拡大、縮小とピークの増減を確認
- ◆ 自己INJではピークの増減を確認⇒帯域拡大には影響しない

外部・自己INJ評価

- ◆ 外部INJでは200psごとのジッタ増減および帯域の拡大、縮小とピークの増減を確認
- ◆ 自己INJでは200psごとのジッタ増減および帯域のピークの増減を確認
- ⇒ 両方共に線形モデルと振る舞いが一致

外部・自己INJ比較

注入方法	低ジッタ時	高ジッタ時	その他
外部	◎	×	DLL回路等が必要←回路面積増加
自己	○	△	出力から作成←特別な回路が不要

[1] H.-Y. Chang, Y.-L. Yeh, Y.-C. Liu, M.-H. Li and K. Chen, "A Low-Jitter Low-Phase-Noise 10-GHz Sub-Harmonically Injection-Locked PLL With Self-Aligned DLL in 65-nm CMOS Technology," IEEE Trans. Microw. Theory Techn., vol. 62, no. 3, pp. 543-555, March 2014
[2] T. Yoshimura and T. Kihara, "Analysis and modeling of response of external noise in oscillators" Analog Int. Circuits Sig Process, vol. 87, no. 2, pp. 313-325, May 2016.